---
description: 電子設計自動化（EDA，Electronic Design Automation）
---

# ECAD Transformation

## Electronic Computer-Aided Design

ECAD是指電子計算機輔助設計（Electronic Computer-Aided Design），也被稱為電子設計自動化（EDA，Electronic Design Automation）。ECAD是一種使用電腦軟件來輔助設計、分析和模擬電路和電子設備的過程。ECAD在電子工程中廣泛使用，可以用於設計和模擬電路板、集成電路和其他電子系統，同時還可以進行電路仿真、驗證和佈局等任務。ECAD軟件通常包括繪圖工具、仿真器、佈線工具、元件庫以及自動化工具等組成部分，以提高電子設計的效率和準確性。

在PCB的分析中，模擬工程師需要把在佈局軟體(Ex: Altium Designer、Mentor PADS、Zuken Cadstar...等)中的檔案轉成3D的圖形檔案，才能進行進一步的分析，以往是用ANSYS的ALink套件做轉換。目前這個套件已經不用另外購買，例如單購Q3D或Maxwell，在AEDT中已經包含此軟件功能。可以利用SIwave 或是HFSS3DLayout匯入，再轉成模擬所需的3D檔案。

當研發人員需要在不同的電子設計自動化工具之間交換PCB設計信息時，可以使用ODB++格式<mark style="color:orange;">(註一)</mark>，這PCB設計文件格式。ODB++格式包含了關於PCB設計的所有必要信息，例如元件的位置、線路的連接和製造相關的文件等。此外，這種格式還包括設計的3D模型和元件信息，以及相關的嵌入式軟件和其他相關的文件。由於其具有完整的設計信息，因此製造商可以更好地理解設計並更有效地製造產品。如圖1-1 (此圖由ANSYS YouTube畫面截圖，請參考下面的第一個連結。)

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2Fux8gMcoD0GPEEElGEdEw%2Fimage.png?alt=media&#x26;token=a04f39d4-39d6-4a90-b08c-35351f31f8cb" alt=""><figcaption><p>圖1-1</p></figcaption></figure>

## Ansys ALink功能

關於如何使用ANSYS ALink 功能，可以參考如下ANSYS的影片說明。

#### [Altium Designer to ANSYS SIwave via ODB++ - ECAD Part VIII](https://www.youtube.com/watch?v=tJ5W7eIzT_U)

#### [Comparison of Artwork in Altium and ANSYS - ECAD Part IX](https://www.youtube.com/watch?v=gdAgLTPHOIc)



完成ODB++的檔案後，可以參考下面的說明座匯入。首先打開Ansys SIwave軟體。

![](https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2FVVjwaax4K6fo6ScbfrQq%2Fimage.png?alt=media\&token=12eaa737-71a8-4af0-a2e2-d2ccf0a919e3)圖1-2

在開始的畫面中，選擇Import ODB++ Design。(亦可以從上方工具選單中的Import中做選擇。)

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2FqxltEL5nXGClJzHBWE1J%2Fimage.png?alt=media&#x26;token=4590aadc-a23b-477a-a488-9428d2846892" alt=""><figcaption><p>圖1-3</p></figcaption></figure>

ODB++的檔案格式有資料夾形式與壓縮檔形式，兩者都可以做選擇匯入。(這邊範例是使用資料夾形式。)

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2FoWD5RzsWME2UdFyPAiYP%2Fimage.png?alt=media&#x26;token=b4e8f35b-268a-41d9-9304-4e28fbb8c3f8" alt=""><figcaption><p>圖1-4</p></figcaption></figure>

下一步做層疊等的五項設定確認。

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2FScefLv3MkqDd7XC7rJl0%2Fimage.png?alt=media&#x26;token=f85f4b72-c933-43ec-b4c7-2018488d46e5" alt=""><figcaption><p>圖1-5</p></figcaption></figure>

接著，到功能選單中的Export，選擇想要匯出到的分析軟體中。(這邊以Q3D為例。)

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2FBi1JxrHaGKEgqEQFOZmJ%2Fimage.png?alt=media&#x26;token=932035e2-8cdd-4eda-90b3-da961150ad89" alt=""><figcaption><p>圖1-6</p></figcaption></figure>

勾選確認後，軟體會自動用分析軟體把PCB檔案打開。

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2FmGtPMGKk81Z346kbJKdD%2Fimage.png?alt=media&#x26;token=d85cd205-d36a-4329-a19f-e269a98c6fab" alt=""><figcaption><p>圖1-7</p></figcaption></figure>

圖1-7是完成匯入的範例，由此，RD就能用軟體做PCB的進一步分析。如果轉出的圖檔不如預期，請確認原始ODB++檔案或是修改SIWave中的轉檔設定再試試(<mark style="color:orange;">註二</mark>)。



<mark style="color:orange;">註一：ODB++是一種PCB（印刷電路板）設計文件格式，它包含有關PCB設計的所有必要信息，例如元件佈局、線路連接、設計規則和製造文件等。這個文件格式被廣泛地用於在電子設計自動化（EDA）工具之間交換PCB設計信息。 ODB++格式包括設計的3D模型和元件信息，以及相關的嵌入式軟件和其他相關的文件。由於其包含了完整的設計信息，使得製造商能夠更好地理解設計並更有效地製造出產品。</mark>

<mark style="color:orange;">註二：如果轉檔中發生部分挖孔、鋪銅消失或不如預期，除了再確認原始ODB++檔案，另一方式是打開3D Export Options (圖1-8)做轉檔設定修改。例如圖1-9，取消 Ignore custouts with area less than...，或如圖1-10，把部分Facets變成True Cylinder。</mark>

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2Fqpu3nDOIiegILa0gpH7s%2Fimage.png?alt=media&#x26;token=d5c1e8ae-98f2-4a44-8b63-dee67dd87002" alt=""><figcaption><p><mark style="color:orange;">圖1-8</mark></p></figcaption></figure>

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2FJJhXnVkxpiywEWpKdDXk%2Fimage.png?alt=media&#x26;token=4340c76e-a78f-4fb8-8120-941a3fed0f33" alt=""><figcaption><p><mark style="color:orange;">圖1-9</mark></p></figcaption></figure>

<figure><img src="https://40994494-files.gitbook.io/~/files/v0/b/gitbook-x-prod.appspot.com/o/spaces%2FEYPd1sfPgW7U9KvuICfe%2Fuploads%2FW5xHLCUn5dm7MkXm9BGj%2Fimage.png?alt=media&#x26;token=0d7e5a1e-bbfd-4e2a-9cc2-2f5760720f3a" alt=""><figcaption><p><mark style="color:orange;">圖1-10</mark></p></figcaption></figure>

